EDA多路选择器设计实验报告

多路选择器设计实验实验目的：进一步熟悉Quartus II的Verilog文本设计流程，组合电路的设计仿真和硬件测试。实验内容：1、根据4.1节流程，利用Quartus II完成4选1多路选择器的文本