基于verilog的fsk调制与解调

先上程序(verilog语言编写)'timescale lns/lns // 测试程序module test;reg elk 1 ,rst 1 ,clk2,rst2;reg dinl;wire dou