verilog 秒表

module watch(clk,out_wei,out_duan,rst,key2); //key2==27pin input rst; input clk; input key2; output