实验三-8线3线优先编码器

姓名学号实验日期成绩XXXXXXXXXX 年 月 日实验三 基本组合逻辑电路的PLD实现（2）实验名称：利用原理图输入法与VerilogHDL输入法设计一个8线-3线优先编码器实验目的: