Verilog语法简易教程

- 什么是Verilog HDL？ - Verilog 是一种用于数字逻辑设计的硬件描述语言。在设计中常用于硬件电路的行为级描述——就是告诉电路，你应该做什么，做什么，再做什么！