FPGA内全数字延时锁相环的设计的综述报告

FPGA内全数字延时锁相环的设计的综述报告延时锁相环（Delay-Locked Loop，DLL）是一种常见的时钟与数据同步技术，可实现时钟或数据的精确对齐。由于其快速锁定、低抖动、宽锁定范围等特点，