verilog中可综合和不可综合语句概述

Verilog中可综合及不可综合语句概述Verilog硬件描述语言有很完整的语法结构和系统，类似高级语言，这些语法结构的应用给我们的设计描述带来很多方便。但是，我们知道，Verilog是描述硬件电路的