一种用于流水线ADC的CMOS比较器的设计

一种用于流水线ADC的CMOS比较器的设计　摘要：本文基于SMIC 0.18μm CMOS工艺设计了一种应用于流水线ADC的开关电容预放大锁存比较器。开关电容预放大比较器整体功耗比静态比较器少

一种用于流水线ADC的CMOS比较器的 设计 摘要：本文基于SMIC0.18μmCMOS工艺设计了一种应用于流 水线ADC的开关电容预放大锁存比较器。开关电容预放大比较器整体 功耗比静态比较器少，且具有速度快，踢回噪声小的特点。且通过验 证分析，可以知道开关电容预放大比较器能够很好的满足流水线子 ADC对比较器的要求。 关键词：流水线ADC子ADC开关电容比较器 一、引言 流水线ADC具有能在速度，精度，功耗以及面积上较好折中的特 性，故流水线ADC以成为ADC发展的主流之一。而比较器设计是流水 线ADC设计的重点之一，比较器的好坏对ADC的速度，精度，功耗等 方面都有至关重要的影响。本文针对流水线ADC设计了一种符合其功 耗，精度和速度的开关电容预放大锁存比较器。 二、比较器的分析与设计 比较器的结构有很多种，主要有开环比较器，迟滞比较器，开关 电容比较器，可再生比较器等。经过分析，针对流水线ADC本设计采 用了开关电容预放大锁存比较器结构。它分为两个部分，开关电容输 入网络和预放大锁存比较器。