verilog编写六-十进制计数器

数电实验：用Verilog编写六-十进制计数器十进制计数器：module cnt10(clk,q,cout); input clk; output [3:0]q; output cout; r