数电仿真Modelsim设计实验报告 Verilog HDL语言

《Verilog HDL程序设计与仿真实验报告》实验名称：Verilog HDL程序设计与仿真实验实验设计要求以及内容：利用Verilog HDL语言和描述下列芯片的功能，编写激励测试程序并在Mode