Verilog门级网表解析器的中期报告

Verilog门级网表解析器的中期报告1. 项目介绍Verilog门级网表解析器是一个软件工具，用于将Verilog语言门级网表描述转换为图形电路，以便分析、仿真和实现。本工具将读入一个包含门级网表和