VHDL实验报告

实验者：黄成勇 学号：3110008723班级：电子（4）班 日期：2012年12月30日实验一：应用Quart us II 完成基本组合电路设计 (1) 实验目的：熟悉Q