veriloghdl十进制加减法计数器报告

十进制加减法计数器实验要求（1）在Modelsim环境中编写十进制加减法计数器程序；（2）编译无误后编写配套的测试程序；（3）仿真后添加信号，观察输出结果。2.设计程序如下module decade_