可编程逻辑实验一FPGA设计16进制加减计数器

试验一：16进制加减计数器 一： 实验程序。实验要求：用VHDL语言设计一个16进制加减计数器，计数方向可以由外界输入信号控