任意分频verilog语言实现资料

随意分频的verilog语言实现偶数倍（2N）分频使用一模N计数器模块即可实现，即每当模N计数器上涨沿从0开始计数至N-1时，输出时钟进行翻转，同时给计数器一复位信号使之从0开始从头计数，以此循环即可