EDA实验--七段数码管

1. 实验名称: 十六进制7段数码显示译码器设计2. 实验目的： 学习7段数码显示译码器的Verilog硬件设计。3. 实验原理： 7段数码是纯组合电路，通常的小规模专用IC，如74或40