verilog经典三段式状态机设计实例

Moore型verilog源代码：FSM实现10010串的检测Moore状态转移图module moorefsm(clk,rst,a,z); input clk,rst; inpu