基于fpga的数字秒表设计

基于FPGA的数字秒表设计一、设计实验条件Quartus7.2集成开发环境二、设计目标能对0秒～59分59.99秒范围进行计时，显示最长时间是59分59秒；计时精度达到10ms；设计复位开关和启停开关