Verilog逻辑设计实例系列

- 组合逻辑与时序逻辑的综合 - 前 言 - ASIC的设计流程依赖于那些用来管理和控制能描述大型复杂电路的数据库的软件工具