串并转换和并串转换的VHDL语言实现

串并转换和并串转换的VHDL语言实现1 整体结构主要功能：串并转换，采样点处理，并串转换2 各部分说明2.1AD采样部分将AD输出的串行数据转换成并行数据输出。如图所示，CS5396对模拟信号进行采样