时序逻辑电路习题解答

自我测验题1．图T4.1所示为由或非门构成的基本SR锁存器，输入S、R的约束条件是 。A．SR=0 B．SR=1 C．S+R=0 D．S+R=1图T4.1