Verilog数字系统设计教程夏宇闻
- 课时安排和学习方法 - 十次讲课每次2小时;五次实验每次4小时;一次上机实验考核加面试共4小时;课堂 20+20+4=44小时,自己看书40小时共计84小时;理论与实践结合的
Verilog数字系统设计教程夏宇闻