verilog语言编写8位全加器

8位全加器实验目的用verilog语言编写一个8位全加器，并在modelsim软件上进行仿真。二、代码1、源代码：module add8(sum,cout,in1,in2,cin);input [7: