数字逻辑实验报告利用逻辑门构成半加器和全加器，设计一个2位并行加法器

数 字 逻 辑 实 验 报实验项目利用逻辑门构成半加器和全加器，设计一个 2 位并行加实验时间告2019.11.13法器实验目的 通过实验学会设计加法器.硬件环境；实验板型号 Basys3 。实验环境