4位全加器实验报告

四位全加器11微电子 黄跃 1117426021【实验目的】 采用modelsim集成开发环境，利用verilog硬件描述语言中行为描述模式、结构描述模式或数据流描述模式设计四位进位加法器。【实验内