广东工业大学VHDL实验报告

VHDL与集成电路设计实验报告时间：第7周 周四 实验一 应用QuartusII完成基本组合电路设计一、实验目的：熟悉QuartusⅡ的VHDL文本设计流程全过程，学习简单组合电路的设计、