实验4计数器加译码器设计和基于LPM宏模块的计数器设计[修改版]

第一篇：实验4 计数器加译码器设计和基于LPM宏模块的计数器设计实验报告 实验名称： 实用数字电子设计基础计数器加译码器设计和基于LPM宏模块的计数器设计 实验目的：初步掌握Quartus II基于L

4LPM 第一篇：实验计数器加译码器设计和基于宏模块的计数器设计 实验报告 实验名称： 实用数字电子设计基础 LPMQuartusIILPM 计数器加译码器设计和基于宏模块的计数器设计实验目的：初步掌握基于宏模 LPM 块的设计流程与方法并由此引出基于模块的许多其他实用数字系统的自动设计技术。实验内容： 1758.5QuartusIILPM 根据教材页节的流程，利用完成基于宏模块的计数器设计编辑和仿真测试等 步骤，给出仿真波形。 在实验系统上硬件测试，验证此设计的功能并进行解说。对于引脚锁定以及硬件下载测试。 计数器加译码器设计 1dec17s （）程序输入：程序： moduledec17s(a,led7s); input[3:0]a; output[6:0]led7s; reg[6:0]led7s; always@(a)case(a)4'b0000:led7s modulecount(en,clk,clr,cout,outy);inputen,clk,clr;output[3:0]outy;outputcout;reg[3:0]outy; always@(posedgeclkorposedgeclr)begin if(clr)outy elseif(en) beginif(outy==4'b1111)outy elseouty end endassigncout=((outy==4'b1111)&en)?1'b1:1'b0;endmodule2 （）电路图：