Verilog编码规范

Verilog编码规范LTVerilog编码规范（仅供内部使用）拟制:xxx日期：xxx审核:审核者日期：yyyy-mm-dd批准:批准者日期：yyyy-mm-dd版权所有 侵权必究基本原则：简单