VHDL的数字钟的设计

顶层文件----------------------------------------------------------------------------------- pany: -- Eng