二进制转十进制Verilog实现

/*八位二进制输入三位十进制BCD码输出*/module bcd( input[7:0] bin_in,//输入二进制 //3位bcd码输出 output reg[3:0] dec_out0=4'