EDA实验代码Verilog

实验一、五人表决器(1)vote5.v①方案一`timescale 1ns / 1psmodule vote5( input a,b,c,d,e, output f );assign