基于FPGA的数字钟设计 毕业论文

基于FPGA的数字钟设计（VHDL语言实现）摘要本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在MaxplusII工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构