实验3vhdl语言设计简单电路

实验3vhdl语言设计简单电路实验目的：学习与门，非门，与非门，或门，或非门，异或门和异或非门的vhdl描述。学习vhdl的文字规范描述，程序书写方法和quartus ii功能仿真一：位全加器1.建立