VHDL和EDA相关知识

VHDL 语言基本特点与传统的电路设计方法相比较, 采用VHDL 语言进行数字逻辑电路的设计具有如下的特点:( 1) 功能强大,描述力强。可用于门级、 电路级、甚至系统级的描述、 仿真和设计,随时判断