PLL锁相环电路的版图设计

毕 业 设 计PLL锁相环电路的版图设计摘 要随着通信及电子系统的飞速发展，促使集成锁相环和数字锁相环突飞猛进。本次毕业设计的主要任务是，采用0.18μm CMOS工艺，设计实现一个基于改进的鉴