十六进制七段数码显示译码器

十六进制七段数码显示译码器一、实验目的：学习7段数码显示器的Verilog硬件设计。二、实验原理：7段数码显示器是纯组合电路。通常的小规模专用IC，如74或4000系列的器件只能做十进制BCD码译码器