基于verilog的数字时钟设计

基于Verilog HDL的数字秒表设计系别：物理与电气工程学院 专业：微电子学 班级：＜2＞班 成员：目录 TOC \o "1-5" \h \z 一＞前言 3二、 实验目的 3三、 功能设计 3四、