实验七VHDL中的生成语句及结构体的结构化描-同

- 实验七 VHDL中的生成语句及结构体的结构化描述语句的应用 - - 一、实验内容 - 用生成语句描述二输入的4位