EDA用VHDL语言设计一个2-4译码器

EDA用VHDL语言设计一个2-4译码器2-4译码器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL;