VHDL课程设计(通信电子专业)

- 《数字系统仿真与VHDL设计》课程设计大纲 - 课程设计所占学时、学分：本设计所占的学时为两周，占2个学分一．本设计的目的和任务本设计的任务是熟悉支持VHDL语言的软件，例如