基于VHDL的卷积码编解码器的设计

长沙理工大学《通信电路EDA》课程项目报告系      别 水利计通系    专    业     通信工程    班      级 通信1003班  指导教师                 项目组