VHDL寄存器组设计说明

本寄存器组设计需要以下四个代码模块实现--以下为VHDL寄存器组代码library IEEE;use IEEE.STD_LOGIC_1164.ALL;entity regfile isPort (