16位超前进位加法器的verilog实现样稿

Harbin Institute of Technology verilog试验汇报(1)设计题目： 16位超前进位加法器 班 级：