实验5+7段数码显示译码器设计

实验5 7段数码显示译码器设计(1)实验目的:学习7段数码显示译码码器设计；学习VHDL的CASE语句应用及多层次设计方法。（2）实验原理:7段数码是纯组合电路，通常的小规模专用IC，如74或4000