VerilogHDL硬件描述语言实验报告

Verilog HDL实验报告学院：应用科学学院班级：电科13-2班 姓名： 学号： 实验一 组合逻辑电路设计（1）实验目的熟悉FPGA设计流程；熟悉DE2