FPGA实训作业程序实训报告

1、计数器的设计用VHDL语言设计一个模为60，具有异步复位、同步置数功能的计数器，并用QuartusII软件仿真。library ieee;use ieee.std_logic_1164.all;u