用一位全加器设计8位串、并行的加法计数器

1.只用一个1位二进制全加器为基本元件和一些辅助的时序电路，设计一个8位串行二进制全加器  半加器（VHDL)LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTI