第三章四

- 3.5 Verilog HDL设计举例 - 3.5.1 组合电路设计常用的设计方法1、用assign语句对wire型变量进行赋值，综合后的结果是组合逻辑电路。2、用alwa