《可编程数字系统》课程设计实验报告-基于VHDL的FPGA数字钟设计

可编程数字系统设计课程设计实验报告实验名称： 基于VHDL的数字钟设计 _所属课程： 可编程数字系统设计 《可编程数字系统》课程设计一、课程设计目的： 熟悉EDA工具；掌握用VHDL语言进行