实验3组合逻辑设计(编码器译码器设计)

实验三 组合逻辑设计（编码器/译码器设计）实验目的1. 进一步熟练EDA开发工具的使用学习组合逻辑设计方法掌握编码器/译码器设计方法。二、实验内容设计一个3-8线译码器, 输入信号为x[2:0],输